| 초박막 Si 채널층 전사 본딩
문서번호 | PLA01201703 | 작성일 | 2017. 06. 01. |
소속 | 한양대학교 | 담당자 | 최창환 |
연락처 | 010-8721-8062 | 이메일 | cchoi@hanyang.ac.kr |
[ 공 정 규 격 서 ] |
|||
공정명 | 초박막 Si 채널층 전사 본딩 | 공정분류 | 공정 |
1. 공정 목적 및 용도 | |||
○ 공정 목적 : 수백 nm급 박막 결정질 Si을 다른 웨이퍼 기판 위에 전사하여 채널층으로 사용할 수 있도록 함 ○ 공정 용도 : 다양한 반도체 소자, 디스플레이, 센서 및 MEMS 분야의 3차원화를 가능하게 함 |
|||
2. 공정 구조 및 특성 | |||
○ 공정 구조(사진 및 모식도/구조도 등) ▷저온 기반 Bulk & Pattern wafer 본딩 기판 및 소자 채널층 전사 결과 ○ 공정 특성 : 본딩 기반 저온 전사 기판 및 소자 채널층 두께 & 거칠기 |
|||
3. 공정순서 | |||
|
|||
4. 공정 조건 | |||
기타 * 3차원 적층공정을 위한 기판 및 채널층 전사 시 bottom wafer pattern 밀도 및 크기 기재 |