| ALD 전극을 이용한 게이트 스택 형성
문서번호 | PLA01201708 | 작성일 | 2018. 12. 10. |
소속 | 성균관대학교 | 담당자 | 김형섭 |
연락처 | 010-8601-3906 | 이메일 | hsubkim@skku.edu |
[ 공 정 규 격 서 ] |
|||
공정명 | ALD 전극을 이용한 게이트 스택 형성 | 공정분류 | Deposition |
1. 공정 목적 및 용도 | |||
○ 공정 목적 : 본딩 기반 적층 공정 시 필요한 CMP된 초박막 Si 채널 상에서 저온 게이트 스택 형성 및 전기적 특성 평가 ○ 공정 용도 : 3차원 적층구조 소자 구현을 위한 상부 반도체 소자 제작 |
|||
2. 공정 구조 및 특성 | |||
○ 공정 구조(사진 및 모식도/구조도 등) ○ 공정 특성 - 1분 이하의 에칭 시간의 경우 frequency dispersion, interface state density 특성 측면에서 가장 우수한 결과를 보임. |
|||
3. 공정순서 | |||
|
|||
4. 공정 조건 | |||